

日本国特許庁 JAPAN PATENT OFFICE

57810-095 Takeda etal. March 30,104

NaDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月31日

出 願 番 号 Application Number:

特願2003-094210

[ST. 10/C]:

[JP2003-094210]

出願


Applicant(s):

人

三洋電機株式会社

2004年 2月10日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

NPC1020070

【提出日】

平成15年 3月31日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/00

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

武田 安弘

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

金田 和博

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代表者】

桑野 幸徳

【代理人】

【識別番号】

100111383

【弁理士】

【氏名又は名称】

芝野 正雅

【連絡先】

電話 0 3 - 3 8 3 7 - 7 7 5 1 知的財産センター 東

京事務所

【手数料の表示】

【予納台帳番号】

013033

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1



【物件名】

要約書 1

【包括委任状番号】 9904451

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体装置の製造方法及び半導体装置

前記ゲート電極にハロゲン元素をイオン注入する工程と、

【特許請求の範囲】

【請求項1】 シリコン基板にゲート絶縁膜及びゲート電極を有するMOS 型トランジスタが形成された半導体装置の製造方法であって、

前記シリコン基板上に前記ゲート絶縁膜及びゲート電極を形成する工程と、

前記シリコン基板を熱処理して前記ゲート電極中のハロゲン元素をゲート絶縁 膜及びゲート絶縁膜とシリコン基板との界面に拡散させる工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項2】 シリコン基板にMOS型トランジスタが形成された半導体装置の製造方法であって、

前記シリコン基板上に前記トランジスタを構成するゲート絶縁膜及びゲート電 極を形成する工程と、

前記シリコン基板に前記トランジスタを構成するソース・ドレイン領域を形成する工程と、

前記ソース・ドレイン領域及び前記ゲート電極にハロゲン元素をイオン注入する工程と、

前記シリコン基板を熱処理して前記ゲート電極中のハロゲン元素をゲート絶縁 膜及びゲート絶縁膜とシリコン基板との界面に拡散させるとともに、前記ソース ・ドレイン領域のハロゲン元素を前記ゲート絶縁膜下の領域に拡散させる工程と

を備えたことを特徴とする半導体装置の製造方法。

【請求項3】 前記ハロゲン元素はフッ素であることを特徴とする請求項1 又は2に記載の半導体装置の製造方法。

【請求項4】 フッ素イオンをイオン注入する際のドーズ量は1. 5×10 $15_{\rm cm}$ -2以上 $5 \times 10^{15}_{\rm cm}$ -2以下であることを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 前記ハロゲン元素の拡散に関わる熱処理は前記ハロゲン元素

2/



のイオン注入後、1回のみ行われることを特徴とする請求項1乃至4のうちのいずれか一項に記載の半導体装置の製造方法。

【請求項 6 】 シリコン基板にゲート絶縁膜及びゲート電極を有するMOS型トランジスタが形成された半導体装置において、

前記ゲート絶縁膜及びゲート絶縁膜とシリコン基板との界面のトランジスタチャネルの中央領域にハロゲン元素が存在することを特徴とする半導体装置。

【請求項7】 前記ハロゲン元素はフッ素であることを特徴とする請求項6 に記載の半導体装置。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体装置の製造方法及び半導体装置に関するものである。

[0002]

【従来の技術】

半導体装置を長期にわたって使用すると、しきい値電圧の変化や飽和電流の変化が大きくなることが知られている。これは、トランジスタの形成時にゲート絶縁膜中及びゲート絶縁膜とシリコン基板との界面に生じたダングリングボンド(dangling bond)によるものと考えられる。

[0003]

従来の半導体装置では、その製造工程において水素中でアニールして水素イオンによりダングリングボンドを終端させていた。

しかし、シリコン原子と水素イオンとの結合エネルギは比較的弱いため、ゲート・チャネル間に印加された電場によってシリコン原子と水素イオンとが解離し、半導体装置にシリコン原子のダングリングボンドが生じる。そして、このダングリングボンドは電場が印加されている間経時的に増加する。その結果、半導体装置の特性が劣化する。

$[0\ 0\ 0\ 4]$

そこで、例えば特許文献1には、ソース及びドレインにフッ素イオンを注入し、該フッ素イオンを熱処理により半導体装置に拡散させるとともにシリコン原子



と結合させ半導体装置のダングリングボンドを終端させる方法が開示されている。フッ素イオンは水素イオンよりも強い結合エネルギでシリコン原子と結合するため、この方法により作製された半導体装置は、長期にわたって特性が安定している。

[0005]

【特許文献1】

特開2001-156291号公報(第11-13頁)

[0006]

【発明が解決しようとする課題】

ところが、特許文献1では、ソース及びドレインの表面に注入したフッ素イオンを熱処理によってゲート電極下の領域に拡散させるものであった。そのため、例えばゲート長が 10μ mの長チャネルの半導体装置においては電極下の中央領域にまで十分にフッ素イオンが拡散しない。このような場合、中央領域界面付近のダングリングボンドの影響で、しきい値電圧の変化や飽和電流の変化が大きくなってしまうという問題があった。

$[0\ 0\ 0\ 7\]$

本発明は、上記問題点を解決するためになされたものであって、その目的は、 チャネルの長さに関わらず長期使用によるしきい値電圧及び飽和電流の変化を抑 えることができる半導体装置及びその製造方法を提供することにある。

[0008]

【課題を解決するための手段】

以下、上記目的を達成するための手段及びその作用効果について記載する。

請求項1に記載の発明は、半導体装置の製造方法において、シリコン基板にゲート絶縁膜及びゲート電極を有するMOS型トランジスタが形成された半導体装置の製造方法であって、前記シリコン基板上に前記ゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極にハロゲン元素をイオン注入する工程と、前記シリコン基板を熱処理する工程と、を備えた。上記構成によれば、ゲート電極にイオン注入されたハロゲン元素はシリコン基板が熱処理されることによりゲート電極からゲート絶縁膜とシリコン基板との界面に拡散される。そのため、ゲー



ト絶縁膜とシリコン基板との界面全体に亘ってハロゲン元素が拡散され、長チャネルのトランジスタにおいても、チャネル中央領域のゲート絶縁膜とシリコン基板との界面のダングリングボンドがハロゲン元素にて終端される。尚、MOS型トランジスタは、MOS構造にて形成されたトランジスタを示す。

[0009]

請求項2に記載の発明は、シリコン基板にMOS型トランジスタが形成された 半導体装置の製造方法であって、前記シリコン基板上に前記トランジスタを構成 するゲート絶縁膜及びゲート電極を形成する工程と、前記シリコン基板に前記ト ランジスタを構成するソース・ドレイン領域を形成する工程と、前記ソース・ド レイン領域及び前記ゲート電極にハロゲン元素をイオン注入する工程と、前記シ リコン基板を熱処理して前記ゲート電極中のハロゲン元素をゲート絶縁膜及びゲート絶縁膜とシリコン基板との界面に拡散させるとともに、前記ソース・ドレイン領域のハロゲン元素を前記ゲート絶縁膜下の領域に拡散させる工程と、を備えた。上記構成によれば、ソース・ドレイン領域及びゲート電極にイオン注入されたハロゲン元素はシリコン基板が熱処理されることによりゲート電極からゲート 絶縁膜とシリコン基板との界面に拡散されるとともに、ソース・ドレイン領域からゲート絶縁膜とシリコン基板との界面に拡散される。そのため、ゲート絶縁膜とシリコン基板との界面に拡散される。そのため、ゲート絶縁膜とシリコン基板との界面に拡散される。そのため、ゲート絶縁膜とシリコン基板との界面に拡散される。そのため、ゲート絶縁膜とシリコン基板との界面のチングリングボンドがハロゲン元素にて終端される。

$[0\ 0\ 1\ 0]$

請求項3に記載の発明は、請求項1又は2に記載の発明において、前記ハロゲン元素はフッ素とした。上記構成によれば、ゲート電極にイオン注入されたフッ素が熱処理によってゲート電極からゲート絶縁膜を介してゲート絶縁膜とシリコン基板との界面に拡散され、長チャネルのトランジスタにおいてもゲート絶縁膜とシリコン基板との界面のダングリングボンドがフッ素にて長期的に安定して終端される。

$[0\ 0\ 1\ 1]$

請求項4に記載の発明は、請求項3に記載の発明において、前記フッ素をイオ

5/



ン注入する際のドーズ量を 1.5×10^{15} c m⁻²以上 5×10^{15} c m⁻²以下とした。上記構成によれば、フッ素イオンがゲート電極の内部に注入されるため、ゲート絶縁膜中及びゲート絶縁膜とシリコン基板との界面の中央領域までフッ素が拡散され、ダングリングボンドがフッ素にて確実に終端される。

$[0\ 0\ 1\ 2]$

請求項5に記載の発明は、請求項1乃至4のうちのいずれか一項に記載の発明において、前記熱処理は前記ハロゲン元素のイオン注入後、1回のみ行った。上記構成によれば、熱処理を行う工程が1回のみで済むことにより半導体装置の製造コストが低減される。

[0013]

請求項6に記載の発明は、シリコン基板にゲート絶縁膜及びゲート電極を有するMOS型トランジスタが形成された半導体装置において、前記ゲート絶縁膜中及びゲート絶縁膜とシリコン基板との界面のトランジスタチャネルの中央領域にハロゲン元素が存在する。上記構成によれば、ゲート絶縁膜中及びゲート絶縁膜とシリコン基板との界面に存在するハロゲン元素により、長チャネルのトランジスタにおいても、チャネルの中央領域までゲート絶縁膜とシリコン基板との界面のダングリングボンドが終端される。

$[0\ 0\ 1\ 4]$

請求項7に記載の発明は、請求項6に記載の発明において、前記ハロゲン元素はフッ素とした。上記構成によれば、ゲート絶縁膜中及びゲート絶縁膜とシリコン基板との界面に存在するフッ素によりゲート絶縁膜とシリコン基板との界面のダングリングボンドが長期的に安定して終端される。

[0015]

【発明の実施の形態】

以下、本発明にかかる半導体装置およびその製造方法の一実施の形態について 図1~図8に従って説明する。

[0016]

図1に示されるように、半導体装置1は、p型シリコン基板2に形成された素子分離領域3~5を境界に、p型の導電領域(pウェル)6及びn型の導電領域

6/



(nウェル) 7を有している。pウェル6にはnチャネル型のMOSトランジスタ8が、またnウェル7にはpチャネル型のMOSトランジスタ9が、それぞれ形成されている。

$[0\ 0\ 1\ 7]$

pウェル6には、n型のソース・ドレイン領域10,11が形成されている。本実施の形態では、ソース・ドレイン領域10,11は、LDD(Lightly Doped Drain)領域若しくはソース・ドレインエクステンション領域(SDE)としての領域10a,11a(以下、SDEとして説明する)と、高濃度ソース・ドレイン領域10b,11bとからなる。SDE10a,11aは、互いに所定の間隔だけ離間して形成されている。高濃度ソース・ドレイン領域10b,11bは、それぞれ高濃度に不純物イオンを注入して形成されている。

[0018]

チャネル6aの上部には熱酸化法にて形成されたゲート絶縁膜12を介してゲート電極13が積層されている。

ゲート絶縁膜12及びゲート電極13は、チャネル6aの長さと略等しく形成されている。ゲート絶縁膜12及びゲート電極13の両側部にはスペーサ14,15が形成されている。

[0019]

高濃度ソース・ドレイン領域10b, 11b及びゲート電極13は、上部にコバルトシリサイド $16\sim18$ が形成されている。コバルトシリサイド $16\sim18$ は、それぞれコンタクト $20\sim22$ を介してアルミ等で形成された上層配線20a ~22 aに接続されている。上層配線 $20a\sim22$ aは、層間絶縁膜19の上部にて例えばアルミ合金電極にて電気的に接続されている。

[0020]

nウェル7には、p型のソース・ドレイン領域30,31が形成されている。本実施の形態では、ソース・ドレイン領域30,31は、SDE30a,31aと、高濃度ソース・ドレイン領域30b,31bからなる。SDE30a,31aは、互いに所定の間隔だけ離間して形成されている。高濃度ソース・ドレイン領域30b,31bは、それぞれ高濃度に不純物イオンを注入して形成されてい



る。

[0021]

チャネル7aの上部には熱酸化法にて形成されたゲート絶縁膜32を介してゲート電極33が積層されている。

ゲート絶縁膜32及びゲート電極33は、チャネル7aの長さと略等しく形成されている。ゲート絶縁膜32及びゲート電極33の両側部にはスペーサ34,35が形成されている。

[0022]

高濃度ソース・ドレイン領域30b,31b及びゲート電極33は、上部にコバルトシリサイド36~38が形成されている。コバルトシリサイド36~38は、それぞれコンタクト40~42を介してアルミ等で形成された上層配線40a~42aは、層間絶縁膜19の上部にて例えばアルミ合金電極にて電気的に接続されている。


[0023]

次に、半導体装置の製造方法について説明する。

先ず、図 2 (a)に示すように、p型シリコン基板 2 にSTI (Shallow trench isolation)による素子分離領域 $3 \sim 5$ を形成する。そして、リソグラフィ技術により所定領域が開口するようにパターニングされたレジスト 5 1 をマスクとしてn型の導電型に対応する不純物(例えばリン)を注入し、nウェル 7 を形成する。その後、しきい値電圧調整のためにnウェル 7 の上方からヒ素イオンをイオン注入する。尚、本実施形態において、このときのヒ素イオンのドーズ量を「0. $5 \times 10^{12} \, \mathrm{cm}^{-2} \sim 5 \times 10^{12} \, \mathrm{cm}^{-2}$ 」とし、またそのエネルギを「1 2 0 k e V 」とする。

[0024]

次に、図2(b)に示すように、リソグラフィ技術により所定領域が開口するようにパターニングされたレジスト52をマスクとしてp型の導電型に対応する不純物(例えばホウ素)を注入し、pウェル6を形成する。その後、しきい値電圧調整のためにpウェル6の上方からホウ素イオンをイオン注入する。尚、本実施形態において、このときのホウ素イオンのドーズ量を「1×10½cm-2~5



[0025]

次に、基板に1000℃で10秒間のRTA(Rapid thermal annealing)を 行い、両ウェル6,7の不純物の活性化を行う。

次に、図3に示すように、酸化雰囲気中で熱処理を施すことでp型シリコン基板2の表面にシリコン酸化膜を所定の膜厚(例えば2 n m \sim 1 0 n m)にて形成し、NO雰囲気中で所定時間のアニーリングを行うことによりゲート絶縁膜1 2 , 3 2 を形成する。次に、ゲート絶縁膜1 2 , 3 2 の上にCVD法により多結晶シリコンを堆積し、リソグラフィによりレジストパターンを形成した後、エッチングによりゲート電極1 3 , 3 3 のパターンを形成する。尚、本実施形態において、多結晶シリコンの厚さを2 0 0 n m、ゲート長を1 μ m、ゲート幅を1 0 0 μ m とする。

[0026]

次に、p型シリコン基板 2 を再酸化して所定の膜厚(例えば 5 n m)の酸化膜を作製した後に、図 4 (a)に示すように、所定領域が開口するレジスト 5 3 をマスクとしてリンイオンをイオン注入し、SDE 1 0 a, 1 1 a を形成する。尚、本実施形態においては、このときのリンイオンの注入条件として、ドーズ量を「0.5×10 13 cm $^{-2}$ ~3×10 13 cm $^{-2}$ 」、そのエネルギを「3 0 k e V」とし、イオン注入の入射角を 7°に設定する。また、ゲート電極の周辺に不純物が均一に注入されるように p型シリコン基板 2 を 9 0°ずつ 4 回回転させながらイオン注入を行う。

[0027]

次に、SDE10a, 11aの形成と同様に、ソース・ドレイン領域としての SDE30a, 31aを形成する。即ち、図4(b)に示すように、所定領域が 開口するレジスト54をマスクとして二フッ化ホウ素イオンをイオン注入し、SDE30a, 31aを形成する。尚、本実施形態においては、このときの二フッ 化ホウ素イオンの注入条件として、ドーズ量を「 $1 \times 10^{13} \, \mathrm{cm}^{-2} \sim 5 \times 10^{13} \, \mathrm{cm}^{-2}$ 」、そのエネルギを「 $15 \, \mathrm{keV}$ 」とし、イオン注入の入射角を 7° に設定する。また、ゲート電極の周辺に不純物が均一に注入されるように p型シリコ

9/

ン基板2を90°ずつ4回回転させながらイオン注入を行う。

[0028]

次に、上記のレジスト 5 4 を利用し、図 5 に示すように、p 型シリコン基板 2 の上、即ち、SDE 3 0 a , 3 1 a とゲート電極 3 3 にフッ素イオンをイオン注入する。尚、本実施形態においては、このときのフッ素イオンの注入条件として、ドーズ量を「 3×1 0 15 c m -2 」、そのエネルギを「2 0 k e V 」とする。この時のフッ素イオンの注入条件はフッ素イオンがゲート電極 3 3 を貫通してゲート絶縁膜 3 2 まで到達しないように設定され、フッ素イオンはゲート絶縁膜 3 2 の近傍位置にまで注入される。

[0029]

次に、不純物の活性化のために1回の熱処理としてのRTAを行う。この時の 処理条件として、雰囲気温度を1050℃、時間を5秒とする。このRTAによ り、フッ素イオンがゲート電極33及びSDE30a,31aから拡散される。 フッ素イオンの拡散スピードはゲート電極33の内部の方がp型シリコン基板2 の内部よりも早い。

[0030]

従って、フッ素イオンはゲート電極33から即座にゲート絶縁膜32にまで達し、該ゲート絶縁膜32を介して、ゲート絶縁膜32とウェル7との界面に拡散される。また、この時、ゲート絶縁膜32とp型シリコン基板2との界面の両側に形成されたSDE30a,31aからも徐々にチャネル7aの中央領域に向かってフッ素イオンが拡散される。

[0031]

このため、トランジスタ9のチャネル長が長い場合に、ゲート電極33からゲート絶縁膜32とp型シリコン基板2との界面にフッ素を拡散させるのに要する処理時間は、SDE30a,31aのみからフッ素を拡散させる場合の処理時間に比べて極めて短い。また、1回のRTAによりフッ素をゲート電極33とSDE30a,31aから拡散させるため、処理工数が少なく、半導体装置1の製造時間が短い。

[0032]

次に、図6(a)に示すように、ゲート電極13,33の各側部にスペーサ14,15,34,35を形成する。その後、所定領域が開口したレジスト55をマスクとしてヒ素イオンをイオン注入し、高濃度ソース・ドレイン領域10b,11bを形成する。尚、本実施形態においては、このときのヒ素イオンの注入条件として、ドーズ量を「 $3\times10^{15}\,\mathrm{cm}^{-2}-8\times10^{15}\,\mathrm{cm}^{-2}$ 」、そのエネルギを「 $45\,\mathrm{keV}$ 」とする。

[0033]

同様に、図 6 (b) に示すように、p ウェル 6 の領域が開口するようにレジスト 5 6 をマスクとしてホウ素イオンをイオン注入し、ソース・ドレイン領域としての高濃度ソース・ドレイン領域 3 0 b, 3 1 b を形成する。尚、本実施形態においては、このときのホウ素イオンの注入条件として、ドーズ量を「 5×10^{15} c m^{-2} 」、そのエネルギを「7 k e V」とする。

[0034]

両ウェル6,7に高濃度ソース・ドレイン領域10b,11b及び30b,3 1bを形成した後、p型シリコン基板2に1050℃で10秒間のRTAにより、不純物の活性化を行う。

[0035]

その後、公知の方法により、ゲート電極13,33、ソース・ドレイン領域10b,11b及び30b,31bにコバルトシリサイド16~18及び36~38を選択的に形成する。そして、層間絶縁膜19、コンタクト20~22及び40~42、上層配線20a~22a及び40a~42aなどを形成し、半導体装置1を作製する。

[0036]

図7はフッ素イオンのドーズ量と、NBTI特性(高温で基板に対して負の電圧をゲート電極に印加し続けるとトランジスタの駆動能力が劣化する特性)との関係を示すグラフである。横軸はフッ素イオンのドーズ量(atom/cm²)を示し、縦軸は時間(hour)即ち半導体装置の特性劣化までの寿命を示す。図に示すように、測定した範囲において、フッ素イオンのドーズ量は高くなるほど半導体装置の特性劣化までの寿命が長くなる。



図8は半導体装置における電圧の印加時間Tに伴うしきい値電圧の変化量(Δ V t)を示すグラフである。横軸は時間を示し、縦軸はしきい値電圧の変化量(Δ V t)を示す。

[0038]

ソリッドサークルを結んだ線L1は上述した本実施形態における半導体装置1の特性を示しており、オープンサークルを結んだ線L2は半導体装置1と比較するためにチャネルにフッ素イオンを注入していない従来の半導体装置の特性を示している。しきい値電圧の変化量(Δ V t)は、p チャネル型MOSトランジスタのソース・ドレイン及び基板に0 V、ゲート電極に-4.6 Vの電圧を印加して測定した測定値である。図に示されるように、本実施形態における半導体装置1は、従来の半導体装置に比べてしきい値電圧の変化量(Δ V t)が少なくなっている。

[0039]

以上詳述したように、本実施形態によれば、以下に示す効果が得られる。

(1) ゲート電極33に注入されたフッ素イオンは、RTAによってゲート電極33からその積層方向に沿ってゲート絶縁膜32とp型シリコン基板2のウェル7との界面にまで拡散する。フッ素イオンの拡散距離はフッ素イオンが注入された位置とゲート絶縁膜32の厚さとによって決定され、SDE30a,31a間のチャネル7aの長さには影響されない。従って、ゲート電極33内におけるフッ素イオンの注入位置と不純物の活性条件を設定することによってチャネル7aの長さ範囲の全体に亘ってチャネル7aとゲート絶縁膜32との界面にフッ素イオンを拡散することができる。その結果、チャネルの全域にわたってダングリングボンドを終端させ、半導体装置のしきい値電圧及び飽和電流の変化を抑制することができる。

[0040]

(2) ダングリングボンドの終端に水素イオンよりも強い結合エネルギでシリコン原子と結合するフッ素イオンを用いたため、長期にわたってトランジスタの特性を安定にすることができる。



(3) フッ素イオンはゲート絶縁膜32とともに、該ゲート絶縁膜32とp型シリコン基板2との界面の両側に形成されたSDE30a,31aに注入されている。従って、フッ素イオンは、ゲート絶縁膜32及びSDE30a,31aからチャネル7aの中央領域に向かって拡散される。そのため、チャネル7aの全領域へのフッ素イオンの拡散がより確実に行われ、チャネル7aの全域に亘って半導体装置のしきい値電圧及び飽和電流の変化を抑制することができる。

[0042]

なお、本発明の実施の形態は、次のように変更してもよい。

・上記実施の形態において、ソース・ドレイン領域30,31へのフッ素イオンの注入はSDE30a,31aの形成後に行ったが、SDE30a,31aの形成前、即ち、図3に示すように、ゲート電極33の形成直後にフッ素イオンの注入を行ってもよい。

[0043]

また、ソース・ドレイン領域30,31へのフッ素イオンの注入はSDE30a,31aの形成直後、即ち高濃度ソース・ドレイン領域30b,31bが形成される前に行われていた。しかし、ソース・ドレイン領域30,31へのフッ素イオンの注入を高濃度ソース・ドレイン領域30b,31bを形成した後に行ってもよい。

[0044]

・上記実施の形態において、フッ素イオン注入後の不純物の活性化をRTAにて行ったが、炉アニールにて行ってもよい。その場合の処理条件は、加熱温度が700~900℃、処理時間が30~60分間である。

[0045]

・上記実施の形態において、フッ素イオンを注入して両SDE30a, 31aの間のチャネル7aとゲート絶縁膜32との界面のダングリングボンドを終端させた。しかし、注入されるイオンはシリコン原子と安定して結合してダングリングボンドの発生を抑制できるものであればよく、その他のハロゲン元素のイオンを用いてもよい。

[0046]

・上記実施の形態において、フッ素イオンの注入条件を、ドーズ量を「 3×1 $0^{15}\,\mathrm{c}\,\mathrm{m}^{-2}$ 」、そのエネルギを「 $2\,0\,\mathrm{k}\,\mathrm{e}\,\mathrm{V}$ 」としたが、これに限定されず、ドーズ量は「 $1.\,5 \times 1\,0^{15}\,\mathrm{c}\,\mathrm{m}^{-2} \sim 5 \times 1\,0^{15}\,\mathrm{c}\,\mathrm{m}^{-2}$ 」程にすることが望ましい

[0047]

また、そのイオン注入のエネルギは「20 k e V」に限定されず、「 $10 \sim 2$ 0 k e V」の範囲内に設定することが望ましい。

・上記実施の形態において、ソース・ドレイン領域10,11或いはソース・ドレイン領域30,31は、SDE10a,11aと高濃度ソース・ドレイン領域10b,11b、或いはSDE30a,31aと高濃度ソース・ドレイン領域30b,31bとにより形成されていた。しかし、SDE又はLDDを持たないソース・ドレイン領域を有する半導体装置に具体化してもよい。

[0048]

【発明の効果】

以上詳述したように、本発明によればチャネルの長さに関わらず長期使用によるしきい値電圧及び飽和電流の変化を抑えることができる半導体装置及びその製造方法を提供することができる。

【図面の簡単な説明】


- 【図1】 半導体装置の概略図。
- 【図2】 (a),(b)は半導体装置の製造工程の説明図。
- 【図3】 半導体装置の製造工程の説明図。
- 【図4】 (a), (b) は半導体装置の製造工程の説明図。
- 【図5】 半導体装置の製造工程の説明図。
- 【図6】 (a).(b)は半導体装置の製造工程の説明図。
- 【図7】 フッ素イオンのドーズ量と、NBTI特性との関係を示すグラフ
- 【図8】 電圧の印加時間としきい値電圧の変化を示すグラフ。

【符号の説明】


1…半導体装置、2…シリコン基板、7 a …チャネル、9 … p チャネル型のMO Sトランジスタ(MOS型トランジスタ)、3 0 a , 3 1 a …ソース・ドレイン エクステンション領域(SDE)、3 2 …ゲート絶縁膜、3 3 …ゲート電極。

【書類名】 図面


【図1】




[図2]




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】チャネルの長さに関わらず長期使用によるしきい値電圧及び飽和電流の 変化を抑えることができる半導体装置の製造方法を提供すること。

【解決手段】 p チャネル型MOSトランジスタのウェル7にはソース・ドレイン領域30,31が形成されている。両ソース・ドレイン領域30、31の間にはチャネル7aが形成されている。両ソース・ドレイン領域30,31とゲート電極33の上面からフッ素イオンをイオン注入し、不純物の活性化のために1回の熱処理を行う。この熱処理により、フッ素イオンはゲート電極33及びソース・ドレイン領域30,31からゲート絶縁膜32とp型シリコン基板2のウェル7との界面にまで拡散する。

【選択図】 図5

特願2003-094210

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住所

大阪府守口市京阪本通2丁目5番5号

氏 名 三洋電機株式会社